Tesis:
Interfacing Memristors for Reliable Computing
- Autor: GRACIA HERRANZ, Amadeo de
- Título: Interfacing Memristors for Reliable Computing
- Fecha: 2023
- Materia:
- Escuela: E.T.S. DE INGENIEROS DE TELECOMUNICACION
- Departamentos: INGENIERIA ELECTRONICA
- Acceso electrónico: https://oa.upm.es/78885/
- Director/a 1º: LÓPEZ VALLEJO, María Luisa
- Resumen: Desde los inicios de la electrónica y la computación la memoria ha sido uno de los temas principales de estudio. Aumentar su densidad, su velocidad y sus posibilidades es un objetivo constante en las líneas de investigación. Las tecnologías de conmutación resistiva están llamadas a ser una de las alternativas mas prometedoras a las memorias clásicas en aplicaciones y sistemas de computación. Sus características principales: no-volatilidad, bajo consumo, alta densidad y compatibilidad con circuitos y tecnologías ampliamente extendidas, los convierten en una opción interesante para el mercado. Durante los últimos años distintos y variados estudios basados en estos dispositivos se han llevado a cabo diseñando desde circuitos hasta arquitecturas completas. Sin embargo, como es lógico en cualquier tecnología emergente, estos diseños traen consigo muchos problemas y por lo tanto retos a los que enfrentarse y resolver.
Bajo este prisma, esta tesis se centra en el diseño de interfaces para lectura y escritura eficiente en estas células y dispositivos. Cuando se proponen arquitecturas de alto nivel se tiende a asumir que se dispone de una base solida sobre la que construir, en ocasiones esta base está siendo construida al mismo tiempo o ni siquiera existe del todo. En esta tesis se analizan nuevas soluciones a los problemas de lectura y escritura de células memristivas sin perder de vista los problemas principales relacionados con la fiabilidad. Se propone utilizar el paradigma de diseño basado en el dominio del tiempo.
Durante la tesis se desarrolla tanto una interfaz de escritura como una de lectura multinivel sobre un modelo de memristor desarrollado por la Universidad Estatal de Arizona. Son interfaces tolerantes a variaciones de proceso y de temperatura. Tras esto se propone un sistema con ambas interfaces y se analizan los problemas relacionados, se termina validando el mismo diseño de interfaz sobre otro modelo de dispositivo. Por otro lado, se realizan una serie de experimentos sobre dispositivos reales, en este caso memorias de cambio de fase (PCM), donde se trabaja tanto en la parte de interfaz como en la parte de computación. Se ha buscado aprovechar algunas de las ventajas de este tipo de matrices de células para ver su potencial en la realización de operaciones complejas. Terminando este trabajo encontramos unas líneas con las conclusiones que se han extraído del mismo, así como unas líneas futuras de trabajo y nuestras ideas sobre hacia donde deben orientarse los esfuerzos.
ABSTRACT
Since the dawn of electronics and computing, memory has been one of the main topics of study. Increasing its density, speed and capabilities is a constant research goal. Variable resistance technologies are set to be one of the most promising alternatives to classical memory in computing applications and systems. Their main characteristics: non-volatility, low power consumption, high density and compatibility with widespread circuits and technologies, make them an interesting option for the market. In recent years, various studies have been carried out based on these devices, from circuit design to complete architectures. However, as is logical with any emerging technology, these designs bring with them many problems and therefore challenges to be faced and solved.
In this light, this thesis focuses on the design of interfaces for the efficient reading and writing of this kind of cells. When high-level architectures are proposed, it is often assumed that there is a solid foundation to build on, but sometimes this foundation is being built at the same time or does not even exist at all. This thesis analyses new solutions to the read/write problems of memristive cells are analysed without losing sight of the main reliability issues. A novel design paradigm based on the time domain is proposed.
During the thesis, both a write interface and a read interface are developed on a memristor model developed by the Arizona State University. These interfaces are tolerant to process and temperature variations. After this, a system with both interfaces is proposed and problems associated with it are analysed, and the same interface design is validated on another device model. On the other hand, a series of experiments were carried out on real devices, in particular phase-change memory devices (PCM), working on both the interface and the computational part. We try to exploit some of the advantages of arrays of cells to perform complex operations. At the end of this work, we find some lines with the conclusions that have been drawn from it as well as some future lines of work and our ideas on where our efforts should be directed.