Autor: VIQUEIRA RODRÍGUEZ, Manuel
Título: On-Chip Readout Architecture for the Novel ITS3 Wafer-Scale Pixel Sensor: From Behavioral Modeling to Physical Implementation
Fecha: 2025
Materia: ---
Escuela: E.T.S. DE INGENIEROS DE TELECOMUNICACION
Departamento: INGENIERIA ELECTRONICA
Acceso electrónico: https://oa.upm.es/93557/
Director/a(s):
- Director/a: LÓPEZ VALLEJO, María Luisa
Resumen: The LHC's Long Shutdown 3 is scheduled to begin in 2026 and conclude in 2029. During this 3-year stop, many of the LHC's detectors will be replaced with improved versions. In this context, the ALICE collaboration is developing the Inner Tracker System 3 (ITS3), a new detector that will replace the current ITS2 in the three innermost layers of the ALICE experiment. The ITS3 consists of three cylinders, each made up of two wafer-scale monolithic pixel detectors that were created using commercial CMOS imaging technology. These pixel detectors have a size of up to 27 cm x 9 cm, which is an unprecedented size achieved by exploiting a novel fabrication technique known as stitching. These sensors are bent around the beam pipe to form a pure cylindrical sensor, which significantly reduces the material budget. However, there are many design challenges associated with its usage, such as the power distribution, the in-chip data transmission over cm-scale links, or the yield. This thesis focused on the ITS3 readout system modeling, design, and physical implementation. It includes modeling the readout chip using physics data from the ALICE experiment; RTL and physical implementation (synthesis, place-and-route...) of the in-chip readout architecture, the elaboration of low-leakage and DFM robust cell libraries, and the study of the ITS3 CMOS technology through transistor test structures under irradiation at different temperatures and substrate voltages. This effort is part of the Monolithic Stitched Active Pixel (MOSAIX) chip project, which is the final research and development, and functional iteration before the ITS3 installation. The MOSAIX chip was sent to tape-out in July 2025, and the first silicon test results are expected in December 2025. RESUMEN El Long Shutdown 3 del LHC está programado para comenzar en 2026 y durará hasta 2029. Durante esta parada de 3 años, muchos de los detectores del LHC serán reemplazados por versiones mejoradas. En este contexto, la colaboración ALICE está desarrollando el Inner Tracker System 3 (ITS3), un novedoso detector que reemplazará al actual ITS2 en las tres capas más internas del experimento ALICE. El ITS3 consta de tres cilindros, cada uno compuesto por dos detectores de píxeles monolíticos del tamaño de una oblea completa, fabricados utilizando tecnología de imagen CMOS comercial. Estos detectores de píxeles tienen un tamaño de hasta 27 cm × 9 cm, una dimensión sin precedentes alcanzada mediante una novedosa técnica de fabricación conocida como stitching. Estos sensores se doblan alrededor del tubo de haces de partículas, logrando un sensor cilíndrico puro y una reducción importante en el material budget. Sin embargo, su uso plantea numerosos desafíos de diseño tales como la distribución de potencia, la transmisión de datos a largas distancias (cm) dentro del chip, o el rendimiento de fabricación. Esta tesis se centra en el modelado, diseño e implementación física del sistema de lectura (readout) del ITS3. Esto incluye el modelado de la arquitectura de lectura utilizando auténticos datos físicos del experimento ALICE, el RTL y la implementación física (síntesis, place-and-route...) de la arquitectura de lectura, la elaboración de bibliotecas de celulas estándar adaptadas a low-leakage y robustas a las variaciones de fabricacion (DFM), así como el estudio del comportamiento bajo radiación de la tecnología CMOS utilizada para el ITS3 ante distintas temperaturas y voltajes en el sustrato. Este esfuerzo forma parte del diseño del chip Monolithic Stitched Active Pixel (MOSAIX), la última iteración de I+D y funcional antes de la instalación final del ITS3. El chip MOSAIX fue enviado a tape-out en julio de 2025, y se esperan los primeros resultados de tests sobre el propio chip para diciembre de 2025.