Tesis:
Contribución al diseño de arrays VLSI con paralelismo de grano fino
- Autor: BOEMO SCALVINONI, Eduardo Iván
- Título: Contribución al diseño de arrays VLSI con paralelismo de grano fino
- Fecha: 1996
- Materia: CIENCIAS TECNOLÓGICAS. Teseo;TECNOLOGÍA ELECTRÓNICA. Teseo;DISPOSITIVOS SEMICONDUCTORES. Teseo
- Escuela: E.T.S. DE INGENIEROS DE TELECOMUNICACION
- Departamentos: INGENIERIA ELECTRONICA
- Acceso electrónico:
- Director/a 1º: MENESES CHAUS, Juan Manuel
- Resumen: En esta tesis se establece un conjunto de criterios de diseño de arrays sistólicos o segmentados en FPGAS y standard CELLS, dos tecnologías VLSI caracterizadas por el alto grado de automatización en el proceso de particionado, emplazamiento y rutado. Se analizan los principales parámetros que intervienen en la construcción de estos circuitos y sus limitaciones de carácter general, demostrándose la influencia central de la red de interconexión y la profundidad de lógica sobre las demás características del array. Se determinan los principales compromisos en velocidad, área, consumo y tipo de comunicación, desarrollándose una metodología de caracterización y análisis aplicable a otras tecnologías. Se demuestra la eficacia de un enfoque basado en modificaciones a nivel arquitectural y Layout como método para reducir el consumo de potencia. Se resuelve la controversia síncrono-autotemporizado y se determinan los límites de la sincronización clásica para el estado del arte de las tecnologías utilizadas. Se analiza la técnica wave pipeline en FPGA