Tesis:
Estudio de la calidad de los circuitos electrónicos descritos en VHDL. Propuesta de un conjunto de métricas
- Autor: TORROJA FUNGAIRIÑO, Yago
- Título: Estudio de la calidad de los circuitos electrónicos descritos en VHDL. Propuesta de un conjunto de métricas
- Fecha: 2000
- Materia: CIRCUITOS ELECTRÓNICOS
- Escuela: E.T.S. DE INGENIEROS INDUSTRIALES
- Departamentos: AUTOMATICA, INGENIERIA ELECTRONICA E INFORMATICA INDUSTRIAL
- Acceso electrónico:
- Director/a 1º: UCEDA ANTOLIN, Javier
- Resumen: El trabajo desarrollado en esta tesis doctoral aborda el problema del análisis de la calidad de los circuitos digitales descritos en VHDL mediante el uso de un conjunto reducido de métricas. Este conjunto está orientado hacia la medida de la calidad de la circuitería que se obtendrá tras el proceso de síntesis de las descripciones. Tradicionalmente, las medidas de calidad de los circuitos descritos en VHDL se han realizado considerando fundamentalmente los aspectos funcionales del diseño, y teniendo en cuenta recomendaciones sobre codificación y modelado. En esta tesis, sin embargo, y de forma original, se afronta el problema analizando el diseño desde el punto de vista del estilo de diseño y su estructura lógica. El conjunto de métricas recoge y adapta al diseño mediante VHDL la mayoría de las recomendaciones clásicas sobre el diseño lógico de circuitos integrados (fundamentalmente los aspectos relacionados con el esquema de reloj y de inicialización asíncrona, análisis de los dominios de reloj, uso de señales tri-estado, inicialización de registros, etc.). Además, considera algunas de las recomendaciones sobre la codificación y el modelado, aportando un enfoque e interpretación desde el punto de vista de la circuitería dichas recomendaciones. El conjunto de métricas propuesto se aplica sobre un "modelo simplificado del hardware", presentado de forma original, que considera la estructura del diseño sin aportar detalles respecto a la lógica particular que se obtendrá tras la síntesis. Dicho modelo se obtiene a partir de las descripciones VHDL asumiendo una serie de simplificaciones que facilitan su procesamiento manteniendo un grado de precisión suficiente para los análisis a los que está orientado. El modelo no sólo resulta útil como elemento sobre el que aplicar las métricas, sino que puede ser utilizado en muchas otras aplicaciones relacionadas con la síntesis VHDL en las que se requiera una interpretación sencilla de la lógica inferida (estimación de área, prestaciones, testabilidad, etc.).El conjunto de métricas y el modelo simplificado ha sido implementado en una herramienta informática, denominada ARDID, que permite, bajo un mismo entorno, no sólo la aplicación de la métricas y su posterior análisis, sino también aplicar procedimientos para facilitar la gestión del diseño y la conexión con otras herramientas. La herramienta incorpora procedimientos de visualización novedosos que aportan la información de forma jerárquica y facilitan el análisis de los resultados mediante visualizaciones gráficas y retroanotación sobre el código VHDL de los problemas. El conjunto de métricas, así corno el "modelo simplificado del hardware" está respaldado por una serie de experimentos sobre diseños reales de cuyos resultados se concluye que tanto las métricas, como el modelo simplificado y la herramienta, pueden ser muy útiles para los diseñadores de circuitos integrados, pudiéndose aplicar de forma continua y eficaz durante el proceso de diseño